【摘要】本文以一个利用Triple RESURF结构实现的新型高压SOI P-LDMOS器件的实例来具体说明如何利用TCAD工具MEDICI对已知的器件结构进行仿真，并根据性能需要优化器件相关参数。
【关键词】MEDICI仿真;新型高压SOI P-LDMOS器件;参数优化
1.引言
本文选取的仿真实例为一个新型的高压低阻SOI P-LDMOS器件，其结构如图1所示。与常规的SOI P-LDMOS器件不同，该器件的漂移区由低掺杂的N型区域与一条贯穿其中的P型埋层组成。得益于这样的独特设计，该器件克服了常规SOI P-LDMOS器件衬底无法辅助耗尽漂移区，使得RESUFR原理失效而带来的器件耐压较低的缺点。形成的Triple RESURF结构既达到了提高器件击穿电压的功能，又可以通过控制P埋层区域掺杂浓度降低器件的导通电阻，大幅提高了器件的性能。[1]本研究的主要目就是通过TCAD工具MEDICI对该器件进行仿真分析，验证理论推导的正确性，并使用恰当的方法讨论器件参数与性能的关系。
图1 新型高压低阻SOI P-LDMOS器件结构如图
2.模型建立
进行仿真首先需要利用MEDICI提供的描述语言对所需仿真的对象进行定义。而定义的第一步是建立一个初始网格。利用MESH语句将图1所示器件描述为一系列有间隔的X和Y方向的网格线构成的简单矩形。[2]
MESH SMOOTH=1
X.MESH WIDTH=25 H1=0.25
Y.MESH N=1 L=-0.5
Y.MESH N=5 L=.0
Y.MESH DEPTH=7.0 H1=0.25
Y.MESH DEPTH=2.0 H1=0.5
Y.MESH DEPTH=4.0 H1=0.5
通过以上步骤定义了器件的基本网格，在网格确认之后，就需要对网格区域进行材料和电极情况的描述。
REGION NAME=1
Y.MIN=-0.5 Y.MAX=0OXIDE
REGION NAME=2
Y.MIN=0 Y.MAX=7.0SILICON
REGION NAME=3
Y.MIN=7.0Y.MAX=9.0OXIDE
REGION NAME=4
Y.MIN=9.0Y.MAX=13.0 SILICON
以上语句按照由上至下的空间顺序定义了器件的栅氧区域、体硅区域、SOI区域、衬底硅区域，并分别描述了区域的材料、空间大小，由这四个区域组成了该器件的主体结构。
ELECTR NAME=Gate
X.MIN=1.5 X.MAX=3.5 IY.MAX=4
ELECTR NAME=Gate
X.MIN=3.5 X.MAX=8 IY.MAX=2
ELECTR NAME=Source X.MAX=0.8 IY.MAX=5
ELECTR NAME=Drain X.MIN=24.5 IY.MAX=5
ELECTR NAME=Drain X.MIN=21.0 IY.MAX=2
ELECTR NAME=DrainBOTTOM
以上语句则进行了器件电极情况的描述，完成这一步之后就能获得描述器件几何结构的最基本网格，如图2所示。
图2 器件几何结构基本网格图
图2中形成的网格疏密不同，这是因为在器件的主要工作区域需要设置较密的网格以保证仿真较好的精确度，在埋氧層以下的衬底区域中网格较疏，可以减少仿真计算而不对仿真结果产生显著影响。之后在基本网格的基础之上，根据器件设计情况，进行掺杂情况的描述。
PROFILE REGION=2 N-TYPE N.PEAK=1E15 UNIFORM
PROFILE REGION=4 P-TYPE N.PEAK=1E17 UNIFORM
PROFILE N-TYPE N.PEAK=1.4E17
+ X.MIN=0 WIDTH=1.2 Y.MIN=0 Y.JUNC=1.0 XY.RATIO=0.75
PROFILE N-TYPE N.PEAK=1E20
+ X.MIN=0 WIDTH=0.4 Y.MIN=0 Y.JUNC=0.5 XY.RATIO=0.75
PROFILE P-TYPE N.PEAK=1E20
+ X.MIN=0.4 WIDTH=0.8 Y.MIN=0 Y.JUNC=0.5 XY.RATIO=0.75
PROFILE P-TYPE N.PEAK=1E20
+ X.MIN=23.5 WIDTH=1.5 Y.MIN=0Y.MAX=.5 UNIFORM
PROFILE P-TYPE N.PEAK=1E15+1e15
+ X.MIN=23.5 WIDTH=1.5 Y.MIN=.5 Y.MAX=1.5 UNIFORM
PROFILE P-TYPE N.PEAK=1E15+1e15
+ X.MIN=3.0 WIDTH=2 Y.MIN=0 Y.MAX=1.5 UNIFORM
PROFILE P-TYPE N.PEAK=1E15+1e15
+ X.MIN=3.0 X.MAX=25.0
.MIN=1.5 Y.MAX=3.3 UNIFORM
图3 网格模型图
通过以上的掺杂语句的描述，分別进行了对应于图1中N-区域、衬底区域、N-Body区域、源极N+区域、源极P+区域、漏极欧姆接触区域、漏极P+区域、P-Sink区域以及P型埋层区域的掺杂情况描述。得到如图3所示的网格模型。
从图3及语句中可以看出对于P-Sink、P型埋层以及连接埋层与漏极的P+区域均采用了均匀掺杂，这是出于简化仿真目的。至此仿真模型建立的工作得以完成，运行以上程序能够生成包含有器件模型关键参数的网标文件以备后续步骤使用。
3.模型求解
为了验证该该新型器件形成了有效地Triple RESURF结构，从而大大提高了器件的耐压性能，模型求解选择了求解该器件的击穿电压并绘制此时的电势图示。
MODELConMOB ConSRH FLDMOB SRFMOB BGN AUGER
SYMBOLCARRIER=0 GUMMEL
METHOD ICCG DAMPED
SOLVEINITIAL
MODELConMOB ConSRH FLDMOB SRFMOB BGN AUGER IMPACT.I
SYMBOL CARRIER=2 NEWTON
METHODAUTONR ITLIMIT=20 STACK=50
LOG OUTFILe=LDMOS2BV
SOLVE V（DRAIN）=0 ELECTR=DRAIN CONTINUE
+ C.VMIN=-400 C.IMIN=-1E-10 C.VSTEP=-0.5
SOLVEPREVIOUS OUTFILe=BVSTR
上述语句描述了将器件栅衬短接并施加0-400V的反向扫描电压，选取反向漏极电流1E-10为器件达到击穿状态标志的仿真计算。完成计算后利用绘图语句绘制仿真过程中的漏极电流虽漏极电压变化的图示与恰好达到击穿状态时器件内部的等势线图示，具体语句如下所示。
PLOT.1DY.AXIS=I（DRAIN） X.AXIS=V（DRAIN） POINTS COLOR=2
+TITLE="DRAIN CHARACTERISTICS"
PLOT.2DBOUND JUNC DEPL FILL SCALE
+TITLE="EXAMPLE 1D - POTENTIAL CONTOURS"
E.LINEX.START=0 Y.START=0 S.DELTA=0.3 N.LINES=10
+ LINE.TYPE=3 COLOR=1
ConTOURPOTENTIA MIN=-400 MAX=400 DEL=5 COLOR=6
至此模型求解步骤结束，在此步骤中如果求解程序能够正确的获取模型建立步骤中生成的网表，并且网表中含有器件计算所需的所有关键参数的数值，那么MEIDICI就能够准确地为我们求解出仿真的结果。
4.参数优化
要使该新型器件能够达到设计预期，获得足够高的耐压性能，能否形成有效的Triple RESURF结构是关键所在。通过求解二维泊松方程，我们得到一些定量的器件体内电场电势的分布，并结合RESURF要求，我们可以得到triple RESURF的条件和优化窗口。[3]但是SOI衬底的triple RESURF条件的理论模型还没有被提出来。器件的设计时候，由于缺乏准确的理论指导，只能更多的依赖定性和半定量的理论和经验，因此如何利用仿真软件高效、准确地得到所需的器件参数值得思考，在这里我进行了一些有益的尝试。
新型器件之所以使用N-区域中的P型埋层代替传统器件的P型漂移区，其主要目的之一便是为了辅助器件进行耗尽，保证器件在源端附近形成的反偏PN结达到雪崩击穿条件之前，衬底、埋氧层、N-区域形成的倒置MIS结构能够进入耗尽模式，且耗尽区域能够与源端附近形成的反偏PN结的耗尽区相交叠，使得器件有更多区域可以参与分压，从而提高了器件的耐压性能。又由于PN结的耗尽区宽度与两端掺杂浓度有关，因此定性分析可以得出，要形成有效的triple RESURF结构，如图1中所示参数DP、WP、N-区域以及P埋层区域的掺杂浓度ND、NPB的合适选取尤为重要。由于掺杂浓度、埋层深度及宽度的共同影响，同时分析并确定出最优参数显得困难，本文通过在确定埋层宽度与深度的条件下，找出最佳掺杂浓度的方式，确定出了3组不同埋层深度下的最佳掺杂方案，并择优使用。
为确定给定埋层深度与宽度的条件下的最佳掺杂浓度，本文采用了步步逼近的方法。对于不关注的参数，本文取用传统SOI P-LDMOS的典型值，如表1所示。
首先对DP=1.5下器件的最佳掺杂浓度进行讨论，其中ND与NPB均在1E15cm-3至1E17cm-3的范围类进行选取，均匀地在ND与NPB形成的平面坐标系中选取九个点，带入模型，并利用MEDICI求解击穿电压值，得到结果如表2所示，绘制成曲面图如图4所示。
表2 利用MEDICI求解击穿电压值所得结果
ND/cm-3
NPB/cm3 1.00E15 1.00E16 1.00E17
1.00E15 85V 11V 8V
1.00E16 51V 104 39V
1.00E17 15V 22V 18V
表3 利用MEDICI求解所得数据
ND/cm-3
NPB/cm3 5.00E+15 1.00E16 5.00E+16
5.00E+15 85V 114V 8V
1.00E16 51V 104 39V
5.00E+16 15V 22V 18V
图4 曲面图
接下来取该次仿真所得的最佳掺杂浓度点，即空间坐标系中满足BV（ND，NPB）=BV （1E16，1E16）=104V的点向ND-NPB平面投影得到的点（1E16，1E16），并以它为中心均匀地在ND-NPB平面坐标系中选取8个点，且步长为上一次一半，带入模型并利用MEDICI求解，得到数据如表3所示，绘制成曲面图如图5所示。
图5
以此方式进行多组仿真运算，所得结果如图6、7、8与表4、5、6所示。
ND/cm-3
NPB/cm3 5.00E+15 7.50E+15 1.00E+16
5.00E+15 85V 283V 114V
7.50E+15 86V 104V 129V
1.00E+16 51V 86V 104V
图6
表4
ND/cm-3
NPB/cm3 6.30E+15 7.50E+15 8.70E+15
3.80E+15 211V 184V 154V
5.00E+15 301V 283V 255V
6.20E+15 107V 141V 258V
图7
表5
ND/cm-3
NPB/cm3 5.70E+15 6.30E+15 6.90E+15
4.40E+15 275V 262V 247V
5.00E+15 241V 301V 297V
5.60E+15 110V 140V 220V
图8
由表5、6可以看出，最后两组仿真结果拥有相同的最大击穿电压值，且最后一组数据中以这个最大值为中心的其余八个点的击穿电压值均小于中心点的击穿电压值，本文即以此认为该点为当前埋层深度与埋层宽度下的最佳掺杂浓度值。
表6
ND/cm-3
NPB/cm3 5.70E+15 6.30E+15 6.90E+15
4.40E+15 275V 262V 247V
5.00E+15 241V 301V 297V
5.60E+15 110V 140V 220V
當埋层深度分别为2.0与2.5时，按照以上步骤进行仿真，最终结果如表7所示。
表7
DP ND NPB BV
2.0 3.80E15cm-3 3.80E15cm-3 279V
2.5 5.00E15cm-3 1.00E16cm-3 203V
5.总结
由以上分析，我们得出在埋层深度DP=1.5且N-区域与埋层区域掺杂浓度ND、NPB分别为5.00E15cm-3与6.30E15cm-3时，器件达到310V的最大击穿电压值。绘制出此时器件内的等势线分布如图9（a）所示。
对比同样埋层深度下，N-区域与埋层区域掺杂浓度ND、NPB分别为5.60E15cm-3与5.70E15cm-3时器件的等势线图示，如图9（b）所示。
可见，有较高击穿电压值的器件其等势线分布较为均匀且密布于器件内部，由于器件参与耐压的部分增多，因此同种规格的器件其对应的击穿电压值相应增大。而由图9（b）所示器件等势图可以看出，该器件在P埋层区域与N-区域构成的反向PN结所形成的耗尽区域恰好与倒置MIS结构界面形成的反形层相连时，器件就发生了击穿，使得倒置MIS结构的耗尽区域没有充分扩展，因此未能形成有效的RESURF结构，器件仅有局部区域可用于耐压，因此击穿电压值较低。
图9
图9（c）则是埋层深度DP=2.5时优化所得的拥有最佳耐压性能的器件发生击穿时的图示，对比图9（a）可以看出，其等势线在靠源端的埋层的上方排列较密，电场强度较大，器件在该处发生了击穿。较之图9（a）所示器件，该器件电势分布均匀性较差，有集中于器件源端的趋势，使得器件耐压性能不如图9（a）所示器件。
综上所述，要使得器件的耐压性能得到提升，需要器件内的电势分布区域尽可能均匀与广阔，使得器件能够有效地利用更多的区域参与耐压，提升耐压性能。针对于本文所讨论的新型SOI P-LDMOS器件，需要在埋层深度、N-区域掺杂浓度与埋层区域掺杂浓度之间有效平衡，让器件内部各个结构的耗尽区域具有合适的宽度，使得电势分布区域能够均匀而广阔地分布，从而达到提升器件耐压性能的目的。
经过本研究的仿真优化，验证了该新型SOI P-LDMOS器件设计的合理性，创新的P埋层的设计使得该器件形成了有效的Triple RESURF结构，提高了器件的耐压性能。该新型SOI P-LDMOS器件最高达到了310V击穿电压值，较之传统SOI P-LDMOS器件最高215V的击穿电压值，耐压性能提升了44%左右。
参考文献
[1]Zhou Kun，Luo Xiao-Rong，Fan Yuan-Hang，Luo Yin-Chun，Hu Xia-Rong，and Zhang Bo 2013 Chin.Phys.B 22 067306.
[2]韩雁.集成电路设计制造中EDA工具实用教程[M].浙江：浙江大学出版社，2007：27.
[3]Tingting Hua1，Yufeng Guo，Gene Sheu.A 2D Analytical Model of Bulk-silicon Triple RESURF Devices.ICSICT，2010：1850-1852.
项目来源：电子科技大学大学生创新训练项目《低阻CMOS兼容P-LDMOS设计与仿真》的研究成果之一。
作者简介：赵海翔，大学本科，现就读于电子科技大学微电子与固体电子学院。
