靳鹏
【摘要】阐述了数字正交检波的基本原理，设计完成了数字正交检波在FPGA中的实现，最后给出了测试结果，验证了设计的正确性。
【关键词】正交检波;FPGA
Implementation of Digital Orthogonal Demodulation based on FPGA
Jin Peng
Abstract：The basic principle of digital orthogonal demodulation is introduced.Later，it expounds the implementation of digital orthogonal demodulation in FPGA.Finally，the measurement is performed to verify the correctness of the design.
Keywords：Orthogonal Demodulation;FPGA
随着软件无线电技术的发展，传统的模拟接收机已经被数字接收机所取代。相对于模拟接收机中所使用的模拟正交检波，现在的数字接收机中普遍使用数字正交检波，直接对中频信号进行采样，将模拟中频信号转换为数字信号，之后在数字域对信号进行处理，得到两路正交的基带信号[1]。这种方法相较于传统的模拟正交检波方法，具有非常高的精度和稳定性，并且可以提高系统的灵活性。目前，数字正交检波主要是通过使用专用可编程芯片、DSP和FPGA这三种方式来实现。FPGA具有出色的并行处理能力，适用于相关运算和滤波等各种复杂的数字信号处理运算。此外，FPGA的可编程性使其具有极大的灵活性，非常便于系统的功能扩充和升级，是目前被普遍采用的一种数字正交检波实现方法。本文基于Altera公司的StratixⅢ系列中的EP3SE110F1152来实现对一中频窄带信号的数字正交检波及后续处理。
1.数字正交检波的原理
对于一个实的窄带信号，其可以表示为：
（1）
上式中xI（t）和xQ（t）分别是信号的同相分量和正交分量，为信号载频，a（t），（t）分别为信号包络和相位，并且有如下关系：
（2）
（3）
（4）
（5）
信号同相分量和正交分量构成的复包络信号为：
（6）
它包含了信号的所有有用信息。I、Q分量的幅度和相位关系反应了期望信号的幅度和相位关系。因此，在正交解调过程中，I、Q分量的相对关系必须严格保持，以确保能得到高质量的信号。
在传统的模拟处理方式中，正交I、Q两路信号的解调是通过模拟复解调来实现的，其基本原理是用压控振荡器和锁相环产生两路正交的中频载波信号[2]。使用模拟乘法器将输入的中频信号与两路正交的中频载波信号分别相乘来实现信号在频域的搬移，然后通过低通滤波器得到I、Q两路正交的基带信号。受限于模拟器件的性能，模拟复解调方法的性能和稳定性都不够理想。
使用数字正交检波技术，可以很好地解决模拟处理方式中存在的I、Q两路信号幅度不一致和正交误差等问题，从而为后续的数字信号处理提供高质量的信号。在对中频窄带信号进行采样时，如果根据Nyquist采样定理[3]来进行采样，则采样速率要不低于信号最高频率的两倍。采样速率过高会加大实现的难度，并且会增加后级信号处理的负担。利用中频采样定理，可以用较低的采样速率来实现对中频窄带信号的采样，从而解决这一问题，且采样后的数字信号没有发生频谱混叠现象，能准确地还原信号。根据中频采样定理，采样率fs、信号中心频率f0和信号带宽B满足以下关系[3]：
（7）
中频正交采样常用的方法有以下四种：低通滤波法、Hilbert变换法、数字插值检波方法和函数插值法。这些方法的基本原理是一致的，只是在具体的实现方式上有所不同，都可以看作统一的低通滤波形式，下面仅仅介绍低通滤波法。
对式（1）中的窄带中频信号做正交解调处理：
（8）
（9）
上述处理是一个下变频的过程，对其进行低通滤波：
（10）
（11）
其中：。
将上述过程映射到数字域，就可以得到中频正交采样的低通滤波法。以对式（1）和，进行采样，并结合中频采样定理可以得到：
（12）
（13）
（14）
式（13）和（14）是分別以{1，0，-1，0}和{0，-1，0，1}为周期的两个循环序列。低通滤波法的框图如图1所示。
图1 低通滤波法框图
2.数字正交检波基于FPGA的实现
根据前文所述的数字正交检波原理，其在FPGA中的实现主要有以下三个过程：数字混频、低通滤波和抽取。
2.1 数字混频
数字混频通过将数字中频信号分别与两个正交的数字本振相乘来完成数字混频。根据前文所述，数字本振可以使用{1，0 -1 0}和{0，1 0 -1}这两个周期序列来代替。这样就可以用数据本身、数据取反和0来取代传统的乘法运算，然后通过选择器将数据选择输出，完成数字混频。采用这种方法可以简化运算，同时还能够节约乘法器资源。数字混频的实现框图如图2所示。
图2 数字混频的实现框图
2.2 低通滤波
在完成数字混频之后，需要对信号进行低通滤波处理，以抑制掉镜频分量，保留正频分量，从而得到I、Q两路基带信号。低通滤波通过FIR滤波器来实现。
在FPGA中，FIR滤波器通常使用FIR滤波器IP核或者乘法器来实现。在本设计中，先根据性能指标要求仿真计算得出一组滤波器系数，之后调用FIR滤波器IP核加载滤波器系数来实现FIR低通滤波器。
2.3 抽取
为了降低后级信号处理的压力，需要通过抽取来对数据进行降速处理。抽取主要是根据系统要求选择合适的抽取率，通过抽取时钟实现对信号的降采样。对数据的抽取可以通过FIFO、双口RAM或者D触发器来实现。
图3 数字正交检波后的I、Q两路信号
3.测试验证
根据前文所述，本设计在Altera公司的FPGA芯片上实现，使用ADI公司的A/D芯片AD6645来完成对中频模拟信号的中频采样，实现模数转换。测试中输入的中频模拟信号为一个线性调频信号，使用signaltap在线逻辑分析仪采集到的经过数字正交检波得到的I、Q两路信号如图3所示。
本文主要研究了数字正交检波的基本原理以及其基于FPGA的实现方法。FPGA在设计和修改上的灵活性，可以使其满足各种不同应用场合的要求，非常适合用来替代专用芯片实现数字正交检波。经过测试验证，本文中的设计达到了预期的结果。
参考文献
[1]Pellon.L.E.A Double Nyquist Digital Product Detector for Quadrature Sampling.Signal Processing IEEE Trans on SP.1992，7，Vol.40（7）：1670-1681.
[2]刘树彬，吴义宝，安琪，等.一个雷达中频信号数字复解调系统的实现[J].核电子学与探测技术，2003，7，Vol.23（7）：364-366.
[3]杨小牛，楼才义，徐建良.软件无线电原理与应用（第一版）[M].北京：电子工业出版社，2001.
