王一举
2003年全国大学生电子设计竞赛试题中的C题，要求设计并制作一个低频数字式相位测量仪。按照题目的要求和说明，低频数字式相位测量仪实际需要设计和制作的是三个各自独立的部分：(1)数字式相位测量仪；(2)数字式移相信号发生器；(3)移相网络。其中移相网络基本采用了题目推荐的电路，只是根据要求设计了与相移相关的关键的电阻电容的参数这里不做详细的分析。
就湖北赛区而言，参赛学生设计了许多不同的实现方案，根据设计方案制作出很多成功的作品，选择本题进行设计制作的有53队，占湖北赛区23%，其中参与测试的作品有49件，而能通电测试的作品有43件，占参与测试的88%。而基本功能和扩展部分完成比较好的作品有20件，占本题参赛作品的28%，相对其它题目而言，从整体完成情况看是比较好的。本文主要对数字式相位测量仪和数字式移相信号发生器的设计思路和电路情况进行介绍，对采用的几种方案进行简洁的评析，由于只是参评过程中印象较深的部分内容，没有相关作品原稿，难免出错和疏漏，仅供参考。
1．数字式相位测量仪部分
数字式相位测量仪设计思路最基本的有两个。
第一种思路是通过过零比较得到被测信号和参考信号之间的过零点的时间差τ之后，利用相位差φ与信号周期之间的关系：φ=（τ/T）×360o，就可以得到信号之间的相位差了。这种思路非常直接明了，过零比较一般采用集成运放如LM311构成同相放大器完成，也有把进入单片机前的电路功能统一用CPLD实现的作品。而测量τ的方式一般直接利用单片机的时钟作为基准。也有部分作品为了提高测量的精度，外加高频震荡信号作为测量的时钟基准。采用这种思路，能充分利用单片机的计算功能，但是，必须对信号的周期或频率进行准确测量。典型的电路框图如图1所示。
第二种思路是将被测信号按题目的精度要求(<0.01o),用被测信号的N(3600以上)倍频进行“刻度”(即把一个周期分为N等份)，整形后使每一个计数值对应1/N o，这样把测量相差转换为τ期间的计数数值。“刻度”计数的方式主要有二：其一是利用锁相环倍频进行刻度，用8254等专用计数器计数后送单片机处理显示；其二是把刻度计数等功能用CPLD实现，计数送单片机进行处理显示。这种思路的最大问题是在被测信号频率较高时，用于“刻度”的频率太高，对器件的要求高，性价比会大大下降。典型的电路框图如图2所示。
2．数字式移相信号发生器
数字式移相信号发生器设计的方案有三类。
其一是采用函数发生器产生信号，湖北赛区有4例。采用这种思路，可以很快得到高精度频率可调和幅度可调的信号，但是，要产生可以随意调节相位差的两路信号，就比较难以实现了，故此这种方案不可取。
其二是采用DSP技术，湖北赛区有1例。采用此种思路，其实也是直接数字波形合成（DDFS）技术的一种实现方式，应该可以实现题目的要求，此方案是可取的。
其三是采用DDFS技术实现数字移相信号发生器的方案，湖北赛区有31例，占测试作品的63%，真正实现的有16件作品，成功方案的实现方式一般都是采用单片机加FPGA或CPLD或E2PROM，从性能价格比上讲，采用E2PROM更可取，但是，采用FPGA或CPLD更能体现技术先进性。采用DDFS技术实现数字移相信号发生器的典型的电路框图如图3所示。图中虚线框内的部分可以采用FPGA或CPLD实现。
3．笔者对题目的理解
本题的低频测相部分关键是对低频的充分理解，若采用第一种思路来测相，电路设计方面比第二种思路复杂，要保证精度必须保证τ和T的测量都要正确；第二种思路把相位差转化成了单一的脉冲个数的计数，不需要测量信号频率或周期，电路的设计也简洁，测量准确度也非常高，但是，若被测信号的频率过高时要求用于“刻度”信号的频率非常高，对器件的要求也很高。所以，在充分理解“低频”的前提下，应该采用第二种方案，因为可以大大地提高准确度。
而移相信号发生器的难点关键在移相，要做到随意移相，采用函数发生器或任何已有的信号产生器件都是难以实现的，采用DDFS几乎是一种必然。测试的结果也充分证明了这一点。
最后，主要针对创新问题对参赛者谈一点建议。一般参赛者把语音读数或提示，遥控输入或设置等作为自己的创新设计，当然，尽量采用新的技术或模块，不能说不新，但是，不是创新，因为这些功能许多都不是设计者自己设计的，而是“拿来”的功能，创新应该是在作品的主要技术参数方面的突破。以本题为例，应该是在相位测量精度的提高、频率范围的扩大、不同波形信号相位差的测量、小信号的处理等方面进行电路设计思路的创新。
