陈永任 袁杰 彭海燕
摘 要 本文根据实际工程应用设计了一种大动态低脉冲展宽的多普勒信号放大器，文中详细介绍了该放大器的设计方法并给出本电路的仿真结果及实测数据。该多普勒信号放大器的最小输入信号峰峰值≤40μV，输出噪声电平峰峰值≤40mV，增益≥60dB，输入动态范围≥60dB，脉冲展宽≤10ns。具有灵敏度高，输出噪声小，脉冲展宽小等特点，可满足实际工程应用要求。
关键词 多普勒;脉冲多普勒;脉冲展宽
中图分类号： TJ43文献标识码： A
DOI：10.19694/j.cnki.issn2095-2457.2020.02.007
0 前言
脉冲多普勒雷达因具有良好的测距、测速能力，以及良好的抗海地杂波能力被广泛应用于机载、弹载雷达[1-4]。因具有良好的超低空作战能力，无线电引信也多采用脉冲多普勒体制。
脉冲多普勒雷达多采用AGC放大器或大动态限幅放大器进行中频处理以保证接收机有良好的接收灵敏度及接收动态。
中频AGC放大器因能较好的保留信号的幅度信息且在大信号输入的情况下能获得较好的信噪比而在中频处理系统中使用更广泛，但容易受整机泄露噪声干扰而影响接收灵敏度[5]，AGC响应速度也对系统应用有一定的影响。限幅放大器对大信号可以实现快速响应，但限幅状态下无法保留接收信号的相对幅度信息，且限幅会引起脉冲展宽，影响系统的测速、测距精度。为保证测速、测距精度，限幅放大器的脉冲展宽应尽量低。
本文根据某型号引信的实际使用要求，设计了一种大动态，低脉冲展宽的多普勒信号放大器。该多普勒信号放大器的技术指标要求如下：最小输入信号峰峰值≤40μV，输出噪声电平峰峰值≤40mV，增益≥60dB，输入动态范围≥60dB，脉冲展宽≤10ns。
1 电路设计与分析
1.1 总体方案
根据指标要求，考虑采用三级级联的拓扑结构。第一级为低噪声放大单元，第二级缓冲放大，最后一级为输出放大。低噪声放大与缓冲放大间、缓冲放大与输出放大间为限幅单元，保证输入动态范围内输出幅度不超出后续处理单元的承受能力。原理框图如图1所示。
1.2 低噪声放大单元设计
根据接收机理论，最小输入信号可表述为接收机的灵敏度。接收机灵敏度公式如下
Smin为接收灵敏度，单位dBm;BW为系统带宽，单位为Hz;NF為系统的噪声系数，单位为dB;SNRO为系统输出信噪比，单位dB。
由公式（3）可知，级联系统的噪声系数主要受前级低噪声放大器影响，后级放大器对系统噪声系数的贡献逐渐减小。为保证整体噪声系数≤8.2dB，前级低噪声放大器的噪声系数控制在3dB以内，增益大于10dB。为保证输入动态要求，低噪声放大器的输入1dB压缩点应≥-10dBm。
根据拟定的指标，并考虑可适时调整低噪声放大单元的指标，本文采用Motorola公司的宽带低噪声NPN管设计了低噪声放大器，并采用Agilent公司的ADS2011进行仿真。低噪声放大器的设计方法在参考文献[6]中有详细介绍，本文不做详细论述。低噪声放大器的仿真原理图如图2所示，仿真结果见图3。
由仿真结果可知，低噪声放大器绝对稳定，噪声系数小于3dB，增益≥13.5dB，输出1dB压缩点约为7dBm。
1.3 缓冲放大及输出放大单元设计
缓冲放大单元为系统提供增益，输出放大单元保证输出幅度或输出功率满足系统要求。考虑系统的工作频率不超过75MHz，本文中选用高速、宽带电流反馈运算放大器制作缓冲放大单元及输出放大单元。
文中采用的运算放大器为1GHz，5500V/μs，低功耗，电流反馈运算放大器。该运算放大器在G=+10时带宽仍≥235MHz，可满足系统带宽75MHz的使用要求;G=+2时上升时间545ps，0.1%稳定时间10ns，可保证对信号放大后脉冲展宽尽量小;输出电流≥150mA，可保证大功率输出要求。
本文缓冲放大单元采用同相放大结构，为保证系统的输入输出同相，输出放大单元采用反相放大结构。同相放大器及反相放大器原理如图4所示。
同相放大器的电压增益GV=1+RF/R1，而反相放大器的电压增益GV=RF/R1。通过调整RF和R1的比值可灵活的调整放大器的增益，这是本文考虑采用运算放大器设计缓冲放大单元和输出放大单元的主要原因。文中缓冲放大单元设计增益为20dB，输出放大单元设计增益为32dB。
1.4 限幅单元设计
限幅器可采用肖特基二极管的整流特性、变容二极管的变容特性或PIN二极管的微波电导调制效应进行设计[7-8]。微波大功率限幅器多采用PIN二极管的微波电导调制效应进行设计，但要获得高隔离度，一般需要采用多级PIN二极管级联。而肖特基二极管多用于低频小功率限幅器的设计。在低频小功率应用时，采用背靠背肖特基二极管设计的限幅器可以获得很高的信号隔离度[7]，且插入损耗极小。
本文采用背靠背的肖特基二极管设计了前级限幅器，原理图如图5所示。当输入信号幅度低于二极管的结电压VF时，二极管截止，信号通过微带线直接传输到后级器件。当输入信号幅度大于二极管的结电压时，两个二极管分别在信号的正、负半周导通将信号幅度限制在±VF范围内。
前级限幅器的作用是在大信号输入时保证后级限幅器的输入幅度不会超出后级限幅二极管的承受范围，后级限幅负责精确限幅。因此，后级限幅单元采用4肖特基二极管有源限幅的结构。原理图如图6所示。
图6中有源限幅器的工作原理为：在Ri=Ro情况下，当输入电压Vin在Vc+VF≤Vin≤Va-VF范围时（VF为二极管结电压），二极管D1、D2及D3、D4顺次被加偏压，全部二极管均导通，输入信号与输出信号幅度一致;当输入电压Vin大于Va-VF时，二极管D1截止，二极管D3的负极电压接近Va-VF;反之，若输入电压Vin小于Vc+VF时，二极管D2截止，二极管D4的正极电压接近Vc+VF，输出电压就被限制在Va-VF与Vc+VF之间，达到限幅目的。通过调整R1和R2的电阻值可改变Va和Vc的电压值，达到精确调整限幅范围的目的。
1.5 系统仿真
各个单元电路设计完成后，采用Agilent公司的ADS2011对整个放大器进行链路仿真以驗证设计方案的可行性。在非限幅状态下两级限幅单元表现为固定的插入损耗，链路仿真时以固定衰减器代替。非限幅状态下的仿真原理图如下图7所示。链路仿真结果如下图8所示，其中NF_RefIn_NoImage_dB为由系统输入到元器件输出的噪声系数，OutPGain_dB为由系统输入到元器件输出的增益。由图9可知，非限幅状态下的噪声系数为4.13dB，最大增益61dB，满足设计要求。
链路仿真完成后，采用OrCAD_Capture_CIS对技术线路进行仿真，仿真结果如下图9所示。
2 电路测试结果与分析
最后，根据前面的设计，采用厚膜MCM工艺制作了限幅放大器，并对放大器进行测试。
采用KEYSIGHT公司E5071C网络分析仪、Agilent公司N5181A信号源、Agilent公司33250A任意波形发生器、R&S公司URV55高频毫伏表、KEYSIGHT公司DSOX3104T示波器、RIGOL公司DP1306A稳压电源等仪器对加工好的电路进行测试。测试结果如图10及表1、表2所示。由测试结果可知，放大器的增益61.9dB;3dB带宽约为78.6MHz（78.6MHz-22.2kHz）;输出噪声电平9.5mVRMS（26.9mVP-P）;输出信噪比大于3dB时，最小输入信号-88dBm（25μVP-P）;-16dBm（100mVP-P）输入时，脉冲展宽6.8ns;输入动态72dB（-16dBm-（-88dBm））;测试结果满足技术指标要求且与仿真结果基本一致，实际测试与仿真间的微小差异主要是由元器件的实际精度导致。
表3给出本文限幅放大器与近年来发表的限幅放大器的性能对比。可以看出，本文设计的限幅放大器有较好的带宽和增益特性，输出幅度优于其他限幅放大器。本文设计的限幅放大器脉冲展宽小于10ns，而其他文献未见报道。
3 结束语
本文主要介绍了一种大动态低脉冲展宽多普勒放大器的设计方法。文中创新性地采用4肖特基二极管有源限幅+高速运算放大器的结构实现限幅放大功能，在满足大动态、低脉冲展宽的同时，可非常方便地实现限幅输出幅度及增益的调整，以满足不同应用场合对增益及限幅输出的要求。与同类产品相比，本文的限幅放大器具有输入动态大、增益高、脉冲展宽小、限幅输出幅度及增益易于调整等优点。采用本文的设计方法可快速形成限幅输出幅度、增益不同的系列化产品，有较高的实用价值和较好的市场前景。本文设计的限幅放大器已在整机中大量使用，效果良好，且采用本文方法设计的另一小型化产品也在整机上小批量使用。本文的设计方法可为同类限幅放大器的设计提供有益的参考。
参考文献
[1]周军伟，刘斌，田浩.一种脉冲多普勒引信数字化信号处理系统[J].探测与控制学报，2007，29（4）：35-38.
[2]李泽，栗苹，郝新红，闫晓鹏，王建涛.脉冲多普勒引信有源噪声干扰性能研究[J].兵工学报，2015，36（6）：1001-1008.
[3]崔占忠，宋世和，徐立新.近炸引信原理[M].北京理工大学出版社，2009，112-119.
[4]赵惠昌.无线电引信设计原理与方法[M].国防工业出版社，2012：147-161.
[5]李宏民.视频放大器自动增益控制分析[J].航空兵器，2012（2）：49-52.
[6]徐兴福.ADS2011射频电路设计与仿真实例[M].电子工业出版社，2014：137-193.
[7]艾竞.小型化X波段平衡式限幅器设计[D].电子科技大学，2013：6-10.
[8]马海棠.一种DC～4GHz微波限幅器的设计方法[J].科技信息， 2010，（19）：137+89.
[9]刘成鹏，刘英坤，贾长友.宽带限幅放大器的研制[J].半导体技术，2010，35 （10）：1028-1030+1038.
[10]李鸿杰.雷达中频限幅放大器的设计[J].电子测试，2016，03：34-35.
